

Exame Modelo - Duração: 60 minutos

Notas:

- Exame **sem consulta**
- Em cada uma das questões apenas existe **uma** resposta correta
- Cada grupo de **três respostas erradas** anulam uma resposta correta
- Nota mínima de 7.5/20

Nº: _____ Nome: _____

1) Um dos efeitos estruturais mais relevantes da adoção da filosofia RISC no *datapath* de um processador é:

- (a) A necessidade de unidades funcionais altamente especializadas.
- (b) A redução do número de ciclos por instrução através de microcódigo.
- (c) A uniformização dos formatos de instrução, facilitando o controlo por hardware.
- (d) O aumento do número de modos de endereçamento suportados.

2) Num processador *pipelined* ideal, o CPI (*clock cycles per instruction*) médio aproxima-se de 1 principalmente porque:

- (a) O *pipeline* reduz o tempo individual de execução de cada instrução (latência).
- (b) O *pipeline* permite sobrepor a execução de várias instruções.
- (c) O tempo de ciclo é ajustado dinamicamente a cada instrução.
- (d) As instruções são executadas fora de ordem.

3) Considere uma variável de 32 bits com o valor 0xAABBCCDD, armazenada numa arquitetura *big-endian*. O endereço base da variável é B. Qual é o valor armazenado no endereço B + 1?

- (a) 0xDD
- (b) 0xCC
- (c) 0xBB
- (d) 0xAA

4) Considere as seguintes instruções RV32I:

- 1) `add x5, x6, x7`
- 2) `ld x10, 8(x11)`
- 3) `sd x10, 16(x11)`
- 4) `slli x5, x5, 2`

Qual das seguintes afirmações sobre os formatos destas instruções é a única correta?

- (a) As instruções 2) e 4) utilizam o mesmo formato de instrução (formato I).
- (b) A instrução 3) utiliza o formato B, devido à necessidade de calcular um deslocamento.
- (c) Todas as instruções apresentadas pertencem ao formato R, pois operam sobre registos.
- (d) A instrução 1) é a única que utiliza o formato S, destinado a operações aritméticas.

5) O modo de endereçamento *base + offset* em RISC-V é essencial para permitir:

- (a) O acesso eficiente a variáveis locais e parâmetros armazenados na *stack*.
- (b) Acesso direto a endereços absolutos na memória.
- (c) Execução de saltos relativos ao PC (*program counter*).
- (d) Eliminação do uso do SP (*stack pointer*).

6) Um risco de dependência de dados (*data hazard*) do tipo WAR (Write After Read):

- (a) É eliminado através de técnicas de encaminhamento (*forwarding*) de dados.
- (b) Apenas constitui um risco real em arquiteturas que permitem a execução de instruções fora de ordem.
- (c) Ocorre frequentemente em *pipelines* clássicos com execução em ordem, exigindo a inserção de paragens (*stalls*).
- (d) Manifesta-se exclusivamente em operações que envolvem acessos à memória principal.

7) Mesmo na presença de encaminhamento (*forwarding*), uma paragem (*stall*) é inevitável quando:

- (a) Uma instrução aritmética depende do resultado de outra no estágio EX.
- (b) Um valor carregado da memória é usado imediatamente na instrução seguinte.
- (c) Duas instruções escrevem no mesmo registo.
- (d) Uma instrução lógica segue uma instrução aritmética.

8) Num *pipeline* profundo, a principal razão para o aumento da penalização associada a falhas de previsão de salto é:

- (a) O aumento do tempo de acesso à memória.
- (b) O maior número de instruções em execução especulativa no *pipeline*.
- (c) A redução da frequência de relógio.
- (d) A eliminação de paralelismo ao nível das instruções.

9) Num processador *multiple-issue* com escalonamento dinâmico, a exploração do paralelismo depende sobretudo de:

- (a) Decisões tomadas em tempo de compilação.
- (b) Análise dinâmica de dependências em tempo de execução.
- (c) Intervenção do sistema operativo.
- (d) Aumento da largura de banda do barramento de memória.

10) Para reduzir a penalização de uma falha de previsão de salto, mantendo inalterado o preditor, uma solução eficaz é?

- (a) Aumentar o tamanho da cache de dados.
- (b) Introduzir execução fora de ordem.
- (c) Antecipar a resolução do salto para um estágio anterior do *pipeline*.
- (d) Aumentar o número de estágios de execução (*pipeline* mais profundo).

11) Num *pipeline* clássico de 5 estágios (IF, ID, EX, MEM, WB), se a instrução de salto é resolvida no estágio MEM, uma falha de previsão implica:

- (a) A anulação todas as instruções mais recentes que o salto nos estágios IF, ID e EX.
- (b) Apenas a correção do PC, sem descarte de instruções.
- (c) A repetição integral da execução do programa.
- (d) A invalidação apenas do estágio IF.

12) A execução fora de ordem permite melhorar o desempenho principalmente porque:

- (a) Elimina dependências de controlo.
- (b) Permite executar instruções independentes durante paragens (*stalls*).
- (c) Reduz a complexidade do *pipeline*.
- (d) Garante CPI constante para qualquer programa.

13) Qual das seguintes transformações de código é mais eficaz para mitigar riscos de controlo de fluxo (*control hazards*)?

- (a) Inserção sistemática de instruções *nop*.
- (b) Reorganização de instruções independentes após um salto.
- (c) Aumento do número de saltos incondicionais.
- (d) Substituição de saltos por acessos à memória.

14) O principal impacto de aumentar a associatividade de uma cache é:

- (a) A redução das falhas compulsórias.
- (b) A diminuição da latência de acesso à cache.
- (c) A redução de falhas por conflito.
- (d) A eliminação da necessidade de substituição de blocos.

15) Mantendo constante o tamanho total de uma cache, a utilização de blocos maiores tende a:

- (a) Aumentar a sobrecarga de etiquetas (*tags*).
- (b) Reduzir a exploração da localidade espacial.
- (c) Aumentar a probabilidade de falhas por capacidade.
- (d) Diminuir o número total de blocos da cache.

16) Em sistemas multiprocessador, uma cache *write-back*:

- (a) Simplifica os protocolos de coerência.
- (b) Requer mecanismos adicionais para garantir coerência entre caches.
- (c) Elimina a necessidade de invalidação de blocos.
- (d) Impede acessos concorrentes à memória principal.

17) Entre dois programas com o mesmo número de instruções, aquele que apresenta maior CPI médio é tipicamente o que:

- (a) Possui mais instruções aritméticas simples.
- (b) Executa mais operações independentes.
- (c) Sofre mais interrupções no fluxo do pipeline.
- (d) Utiliza exclusivamente registos.

18) Num processador RISC-V *single-cycle*, se decidirmos implementar a instrução de multiplicação (`mul`) recorrendo a uma unidade funcional que demora o triplo do tempo da ALU, qual o impacto direto no desempenho global?

- (a) O CPI aumenta proporcionalmente à latência da nova unidade.
- (b) O tempo de execução de todos os programas aumenta, mesmo que não usem a instrução `mul`.
- (c) Apenas os programas que utilizam a instrução `mul` sofrem uma redução na frequência de relógio.
- (d) O desempenho melhora devido à especialização do *datapath*.

19) No *datapath* de um processador RISC-V, qual o papel do PC e da ALU durante a execução de uma instrução de salto condicional (ex: `beq`)?

- (a) O PC fornece o endereço da instrução seguinte (PC+4) enquanto a ALU calcula apenas o endereço de destino.
- (b) A ALU decide se o desvio é tomado e calcula simultaneamente o próximo valor do PC.
- (c) A ALU realiza a comparação dos registos e o hardware de soma calcula o endereço de destino baseado no PC e no valor imediato.
- (d) O PC é incrementado apenas após a ALU confirmar que o desvio não foi tomado.

20) Considere uma hierarquia com dois níveis de cache (L1 e L2). Se aumentarmos consideravelmente o tamanho da cache L2, mantendo a L1 inalterada, o impacto mais provável no AMAT (*Average Memory Access Time*) visto pelo CPU será:

- (a) Redução do tempo de acerto (*hit time*) da L1.
- (b) Redução do custo de falha global através da diminuição do *miss penalty* da L1.
- (c) Aumento das falhas compulsórias na L2.
- (d) Eliminação total da necessidade de aceder à memória principal.